JPA05-035594

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05035594 A

(43) Date of publication of application: 12.02.93

(51) Int. CI

G06F 12/08 G06F 12/08

(21) Application number: 03186707

(22) Date of filing: 26.07.91

(71) Applicant:

NEC CORP

(72) Inventor:

**ABE MICHIO** 

#### (54) CACHE MEMORY DEVICE


(57) Abstract:

PURPOSE: To prevent the processing ability of a processor from decreasing by measuring the hit rate of a cache memory at all times, and disconnecting the cache memory and inhibiting access processing unless a specific set value is reached.

CONSTITUTION: The processor 1 is connected to the cache memory 2 as well as a main storage device 3 and sends addresses to sent and receive data. At this time, a hit rate measuring mechanism 4 monitors the cache memory 2 and calculates the hit rate by using the frequency of all access from the processor 1 and the hit frequency as the frequency ratio of a counter. A comparator 6 compares the measured value of the hit rate of the hit rate measuring mechanism 4 with the set value in a hit rate register 5 where the previously set hit rate is registered and sends a disconnection signal to the cache memory 2 when the hit rate of the cache memory 2 is smaller than the set value, and main storage device 3 to prevent the cache memory 2 from being actuated by the processor 1 and main storage device 3, placing the processor and main storage device 3 n direct

coupling operation.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平5-35594

(43)公開日 平成5年(1993)2月12日

(51) Int. Cl. 5

識別記号

庁内整理番号

•

FΙ

技術表示箇所

G06F 12/08

310 Z 7232-5B

S 7232-5B

審査請求 未請求 請求項の数1 (全4

(21)出願番号

特願平3-186707

(22)出願日

平成3年(1991)7月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 阿部 道夫

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋

# (54)【発明の名称】キヤツシユメモリ装置

#### (57)【要約】

【構成】プロセッサ1がキャッシュメモリ2を呼び出したとき使用するデータが保存されている確率(ヒット率)をヒット率測定機構4が測定し、この測定値があらかじめヒット率レジスタ5に登録設定した設定値より小さいとき、比較器6から切離信号がキャッシュメモリ2を切り離す。

【効果】ヒット率が小さいために生じるキャッシュメモリのアクセス処理時間の増加を防止し、プロセッサの処理能力の低下を防ぐ。



### 【特許請求の範囲】

【請求項1】 主記憶装置から取り出してキャッシュメ モリに一時記憶したデータをプロセッサが高速操作する キャッシュメモリ装置において、前記プロセッサが前記 キャッシュメモリを呼び出したとき記憶するデータを使 用した確率(以後ヒット率)を常に測定するヒット率測 定機構と、あらかじめ設定したヒット率を登録するヒッ ト率レジスタと、このレジスタに登録された設定値と前 記ヒット率測定機構が測定した測定値とを取り出して比 較し、この測定値が前記設定値より低いヒット率のとき 10 して呼び出されたデータを格納する。 切離信号を送出する比較器と、この切離信号を受信する とき前記プロセッサおよび前記主記憶装置から切り離す キャッシュメモリとを有することを特徴とするメモリ装

1

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は主記憶装置から取り出し てキャッシュメモリに一時記憶したデータをプロセッサ が高速処理するキャッシュメモリ装置に関する。

#### [0002]

【従来の技術】従来の、キャッシュメモリ装置は主記憶 装置とプロセッサ装置の間に置かれ主記憶装置よりも高 速のメモリ(キャッシュメモリ)によって構成され、キ ャッシュメモリのアクセス処理は主記憶装置に比べて高 速にできるような構成になっている。

【0003】主記憶装置を呼び出す場合には、まずキャ

一般的なキャッシュメモリ装置は主記憶装置のアクセス タイムTs tgよりミスヒット時のアクセスタイムTm isが大きいため、ヒット率Phitが小さくなってく 30 ると下記の関係となる。

# Phit < (Tmis-Tavg) / (Tmis-Thit) $\cdots$ (2)

【発明が解決しようとする課題】上述の従来のキャッシ ュメモリ装置は、プロセッサがキャッシュメモリ装置を 呼び出したときにデータがあった確立、すなわちヒット 率 (Phit) が、前記 (2) 式のように、小さくなっ たとき、キャッシュメモリの使用により主記憶装置への アクセス時間がキャッシュメモリがない場合に比べて大 きくなるにもかかわらず、キャッシュメモリ装置がプロ セッサシステムから取り外すことごできないという問題 40 点があった。

【0009】本発明の目的は、常時キャッシュメモリの ヒット率を測定し、所定の設定値に達しないときキャッ シュメモリを切り離し、アクセス処理させないことによ り、上記問題点を解決するキャッシュメモリ装置を提供 することにある。

#### [0010]

【課題を解決するための手段】本発明によるキャッシュ メモリ装置は、主記憶装置から取り出してキャッシュメ モリに一時記憶したデータをプロセッサが高速操作する 50

ッシュメモリ内に保持されているデータのアドレスを保 持しているタグメモリと主記憶装置を呼び出すアドレス とを比較し、一致した場合には一致したタグメモリに対 応したキャッシュメモリ内のデータを取り出し、一致し なかった場合は主記憶装置から呼び出すアドレスに対応 したデータを取り出してプロセッサへ取り出したデータ を渡すと共に現在キャッシュメモリ内にあるデータで必 要のないものを選択して選択されたものの替わりに、タ グメモリにアドレスを、データメモリにアドレスに対応

【0004】上述した制御を行うことによってキャッシ ュメモリ内に記録されているデータをアクセス処理する 場合は、キャシュメモリの速度でアクセス処理すること ができ、プログラムの性質である参照の局所性によって 一度キャッシュメモリ内に置かれたデータは再度呼び出 される可能性が高いため見かけ上高速に主記憶装置をア クセス処理することが可能となる。

【0005】また、この従来のキャッシュメモリ装置で は、キャッシュメモリを含めた平均メモリアクセスタイ 20 ムTavgが、キャッシュメモリ内にデータがあった時 (ヒット時) のアクセスタイムThit、キャッシュメ モリデータがなかったとき(ミスヒット時)のアクセス タイムTmis、データがキャッシュメモリ内にある確 立ヒット率Phitに対して、次の(1)式となる。 [0006]

### $Tavg=Phit \times Thit + (1-Phit) \times Tmis \cdots (1)$

[0007] Tstg<Tavg また、このときのヒット率は、次の(2)式となる。 [0008]

キャッシュメモリ装置において、前記プロセッサが前記 キャッシュメモリを呼び出したとき記憶するデータを使 用した確率を常に測定するヒット率測定機構と、あらか じめ設定したヒット率を登録するヒット率レジスタと、 このレジスタに登録された設定値と前記ヒット率測定機 構が測定した測定値とを取り出して比較し、この測定値 が前記設定値より低いヒット率のとき切離信号を送出す る比較器と、この切離信号を受信するとき前記プロセッ サおよび前記主記憶装置から切り離すキャッシュメモリ とを有する。

#### [0011]

【実施例】次に本発明について図面を参照して説明す る。図1は本発明の一実施例を示すプロック図である。 【0012】図示するように、プロセッサ1はキャッシ ュメモリ2と、主記憶装置3同様に接続し、アドレスを 送ってデータを授受する。キャッシュメモリ2は主記憶 装置3ともアドレスとデータとの授受がある。

【0013】プロセッサ1が主記憶装置3のデータを呼

び出すとき、初期時にキャッシュメモリ2に呼び出すデ ータの有無を尋ねる。

【0014】キャッシュメモリ2にデータがあるとき、 高速処理するキャッシュメモリ2は指定されたデータを 即時プロセッサ1へ転送する。

【0015】キャッシュメモリ2にデータがないとき、 ミスヒットとなり、キャッシュメモリ2を介して主記僚 装置3を呼び出したプロセッサ1は、主記憶装置3から 所望のデータを取り出すと共に、取り出したデータをキ ャッシュメモリ2内にアドレスに対応させて記憶保存す 10 ードウェアの変更なしで構成の最適化がはかれる。

【0016】このとき、ヒット率測定機構4はキャッシ ュメモリ2を監視し、プロセッサ1から呼び出された全 アクセス回数と、呼び出したときデータがキャッシュメ モリ2内にあったヒット回数とを許数器の回数比として ヒット率を計算している。

【0017】ヒット率レジスタ5は、あらがじめ設定し たヒット率が登録される。

【0018】比較器6はヒット率測定機構4およびヒッ ト率レジスタ5の両者からそれぞれヒット率の測定値お 20 よび設定値を取り出して比較し、ヒット率の測定値が所 定の設定値よりより小さいとき、切離信号をキャッシュ メモリ2および主記憶装置3へ送信して、キャッシュメ モリ2がプロセッサ1および主記憶装置3から起動され るのを防ぐ。

【0019】従って、プロセッサ1はヒット率が設定値 より高い場合にはキャッシュメモリ2を経由した主記憶 装置3へのアクセス処理となり、ヒット率が悪い場合に はキャッシュメモリ2の動作が停止すると共に、主記僚

装置3もキャッシュメモリ2からの信号を受けず、プロ セッサ1と主記憶装置3とが直結した動作となる。

【0020】システムが立ち上がるとき、または切離信 号が発生したときには、所定の時間が経過したとき、ま たは所定のヒット率測定回数に達したときに、ヒット率 の比較を開始することができる。

【0021】また、キャッシュメモリの切り離し指示は プログラム制御のうえ、実稼働状態のヒット率で測定す るので、プログラムの変更等でヒット率が変動してもハ

#### [0022]

【発明の効果】以上説明したように本発明は、キャッシ ュメモリをアクセス処理する時にキャッシュメモリのヒ ット率を測定し測定したヒット率が設定したヒット率よ りも低くなった場合にキャッシュメモリを動作させず切 り離すことにより、キャッシュメモリのミスヒット時の オーバーヘッドによってプロセッサの処理能力が低下す ることを防止できる効果がある。

#### 【図面の簡単な説明】

【図1】本発明のキャッシュメモリ装置の一実施例を示 すプロック図である。

#### 【符号の説明】

- 1 プロセッサ
- 2 キャッシュメモリ
- 3 主記憶装置
- 4 ヒット率測定機構
- 5 ヒット率レジスタ
- 比較器

